2016년도 국회9급 전자공학개론 해설

  • 이 다이오드는 중간의 기울기가 -인 부분(부성저항)의 특성을 이용해서 발진에 사용한다.
  • 이 신호는 계단함수를 옆으로 1만큼 이동한 것에서 같은 계단함수를 옆으로 2만큼 이동한 것을 뺀 것이다.
    더 계산하기 전에, 계단함수와 델타 함수의 라플라스 변환을 생각해보자.
    델타 함수는 계단함수를 미분한 것이기 때문에, 델타함수의 라플라스 변환은 계단함수의 라플라스 변환에 s를 곱한 것과 같다.
    그리고, 델타 함수는 t=0에서 무한히 큰 strength를 갖는 것으로서, (엄밀하진 않지만) 무한히 많은 주파수 성분들이 같은 크기로 더해진 것이다. 따라서 델타 함수를 라플라스 변환하면 1이 된다.
    그럼 계단함수의 라플라스 변환은 델타 함수의 라플라스 변환을 s로 나눈 것이기 때문에 1/s가 된다.
    그리고, 시간 축에서 오른쪽으로 T만큼 이동하는 것은 라플라스 변환 결과에 e^(-sT)를 곱한 것과 같다.
    왜냐면, 시간 축에서 오른쪽으로 T만큼 이동하는 것은 t 자리에 t-T를 대입하는 것과 같고, t-T를 t’이란 새로운 변수로 바꾸면, t=t’+T이고 e^(-st)의 t에 이를 대입하면 e^(-st’-sT)=e^(-st’)*e^(-sT)이기 때문이다.
    t’에 대해 적분하는 것이므로 이는 그냥 라플라스 변환과 같고, e^(-sT)가 곱해지는 것이다.
    이제, 이 결과들을 종합하면 계단함수를 T=1만큼 이동한 것은 e^(-s)/s이고, T=2만큼 이동한 것은 e^(-2s)/s이므로 답은 1번이다.
  • 전압이득은 컨트롤 전압을 걸어줬을 때 출력되는 전압의 비율이고, 출력 전압은 흐르는 전류와 출력 저항의 곱이다.
    따라서 전압이득은 컨트롤 전압에 따라 흐르는 전류의 비율인 트랜스컨덕턴스와 출력 저항의 곱으로 정리된다.
    CG와 CD는 AC에서 쇼트이므로 출력 저항은 20||10=200/30=20/3이고, 트랜스컨덕턴스 gm=3이므로 답은 20이다.(컨트롤 전압이 커지면 전류가 더 많이 흘러 전압이 내려가므로 부호가 -이다.)
  • 일단 트랜지스터의 역할은 입력이 1일 때 출력을 0으로 만들고, 반대로 입력이 0일 때 출력이 1이 되게 하므로 NOT 게이트이다. 그리고 그 앞 단은 둘 중 하나라도 1이면 다이오드가 도통되어서 1이 되므로 OR게이트이다. 따라서 NOT(OR)=NOR이다.
  • 중첩의 원리를 생각하자. 먼저 V2를 0으로 만들면 반전 증폭기이고, V1에 의한 출력 전압은 2KR/R=2K에 -가 곱한 값이 비율이므로 -2KV1이다.
    다음으로, V1을 0으로 만들면 V2에 의한 +입력 전압은 (K/(4+K))V2이다. 이 전압이 -입력에도 걸리므로, R1을 흐르는 전류는 KV2/R(4+K)이다. 이 전류는 R2=2KR을 통해서도 흐르므로 Vout=KV2/(4+K) + 2K^2V2/(4+K)이다.
    둘을 더해서 정리하면 K(-2V1+(V2/(4+K)+2KV2/(4+K)))=K(V2(1+2K)/(4+K)-2V1)이다.
  • 부궤환을 걸어주면 이득 빼고 다 좋아진다.
  • 두 개의 커패시터가 직렬 연결된 것이다. 커패시턴스는 면적*유전율/거리이므로 왼쪽 커패시터의 커패시턴스는 50*0.8/5=8, 오른쪽은 50*0.4/10=2이다.
    커패시터는 직렬연결하면 양단의 거리가 더 멀어지는 효과가 나기 때문에 커패시턴스가 작아진다. 마치 저항의 병렬 연결처럼. 따라서 총 커패시턴스는 8||2=16/10=1.6이다.
  • 커패시턴스를 라플라스 변환하면 1/sC이고, 인덕턴스를 라플라스변환하면 sL이다.
    전압 분배를 생각하면 sL/(1/sC+sL)=s^2/(s^2+1/LC)이다.
  • 진리표를 보니 반가산기이다. 반가산기의 출력 중 S는 XOR, C는 AND이다.
  • 그냥 외우자….해석하기 힘들다. 대충 하긴 했었는데…암튼 29는 기억하자.
  • 입력임피던스는 낮아선 안 된다. 전압 분배를 생각해보면 쉽게 알 수 있다.
  • 진폭은 Peak-to-Peak값이 아니다.(그 절반이다.) 신호의 계수라고 생각하자.
  • DC해석을 먼저 하면 MOSFET의 VGS=0이고(왜일까?) 이 때 드레인 전류 200mA니까 VD=15-200*0.033=8.4 V(저항의 단위가 나와있지 않으나, 이래야 문제가 풀린다.)
    AC해석을 하면 VD=Vout이고 Vout=Vin*gm*ro=500*200*0.033=3.3이다.
    여기서, ro를 RD와 같다고 둔 것은, RL이 상대적으로 매우 크기 때문이다.
    저항을 직렬연결하면 둘 중의 작은 쪽보다 반드시 작아지는데(길이 여러 개가 생기기 때문에) 이처럼 한 쪽이 압도적으로 저항이 크다면 그쪽으로 흐르는 전류는 거의 없으므로 합성저항은 작은 쪽의 저항과 거의 같다.
  • 가능한 크게 사각형을 그려보면 D=1이거나 B=1이면 위를 만족한다.
  • 모르겠다.
  • 에미터 바이패스 커패시터가 제거되면, AC 입력 신호 전위가 바로 그라운드에 대해 걸리는 게 아니라 에미터 저항단의 전압에 대해 걸리기 때문에 Vbe가 작아지고, 이는 입력되는 전압이 작아지는 것과 마찬가지 효과이다.
  • 주파수가 0이면 vo=0이고, 주파수가 무한히 커도 C1과 C2가 쇼트이기 때문에 vo=0이다. 따라서 대역통과 특성을 가질 것이다.
    다음으로, 주파수가 높을 때 C1이 쇼트가 되어 첫 번째 단의 출력이 0임을 생각해보면, 첫 번째 단은 LPF를 이루고, 이 LPF의 출력이 두 번째 단인 HPF에 입력되는 것을 알 수 있다.
    따라서 상측 차단주파수는 HPF 쪽인 R1C1과 연관된 값이어야 하므로 ㄴ은 틀렸고, 대역폭은 두 차단 주파수의 차이이므로 ㄷ은 맞다.
  • 먼저 전류원을 없애고 전압분배를 구해보면 1/3V이다. 다음으로 전압원을 없애고 전류분배로부터 출력전압을 구해보면 2/3V가 나온다. 따라서 Vth=1이다. 다음으로 등가저항을 구하기 위해 둘 다 없애보면 2||1=2/3옴이 나온다.
  • CMOS이므로 위쪽과 아래쪽의 기능은 같다. 쉽게 생각하기 위해서 출력이 NOT되지 않고 대신 입력에 NOT이 붙어있다고 해석되는 PMOS쪽만 생각하면, B’와 C’는 묶여있으므로 AND이고, B’C’와 A’는 병렬이므로 OR이다. 따라서 Y=A’+B’C’이다.
  • 전압이 아주 크다면 D1은 쇼트가 되어서 출력은 6 V이고, 전압이 아주 낮다면(-이고 절댓값이 크다면) D2가 쇼트되어 -3 V가 나온다. 여기서 다이오드의 전압강하 0.7 V를 고려하면 6.7 V 이상, -3.7 V 이하는 잘린다.

댓글 남기기

이메일은 공개되지 않습니다. 필수 입력창은 * 로 표시되어 있습니다