2019년도 국가직9급 전자공학개론 해설

오늘부터 공무원 통신직(어쩌면 전산이나 전기까지…??) 해설을 꾸준히 해보려고 한다.

그 스타트로 2019년 국가직9급 전자공학개론 나형 해설을 써보겠다.

출제 문제에 대한 저작권은 인사혁신처 사이버국가고시센터에 있다.(https://gosi.kr)

해설 영상 : https://youtu.be/Zmv7LKohGfw

  • 이상적인 연산증폭기에 대해서 이해해보자. 연산 증폭기의 성능은 입력저항이 클수록, 출력저항이 작을수록 좋은데, 왜 그럴까?
    연산증폭기의 출력은 전압원으로 생각할 수 있으므로, 거기에 연결되어 있는 저항이 작으면 작을수록 좋을 것이다. 왜냐?전압 분배 때문에 그렇다. 출력 전압이 V이고 출력 저항이 r이고, 여기에 연결되는 로드가 R이라고 하면, R에 걸리는(즉 출력되는) 전압 Vout=V(R/(r+R)) 이다. 따라서 r이 0에 가까우면 가까울수록 출력 전압이 제대로 전달된다.
    반대로 입력 쪽을 생각해보자. 연산 증폭기는 입력되는 전압(차)를 감지하므로, 입력 신호를 만드는 신호 발생기의 저항을 r, 입력 저항을 R, 입력 신호의 크기를 R이라 하면 Vin=V(R/(r+R))이다.(일부러 위의 식과 같게 나오도록 문자를 정했다.) 따라서 R이 크면 클수록 입력 전압 V가 잘 전달될 것이다.
    대역폭은 당연히 크면 클수록 원래 신호의 모양을 잘 받아들일 것이고, 전류이득은 들어가는 전류 대비 나오는 전류인데, 입력 저항이 무한대이니까 들어가는 전류는 0일 것이고, 결국 전류 이득은 무한대일 것이다.
    위 내용을 고려하면 2,3,4번은 제외되고, 남는 건 1번이다. 사실 네거티브 피드백이 없는 open-loop으로 opamp를 사용하는 게 아니라면 입력 저항은 무한대일 수가 없을 것이다.
    =================================================================
    나는 답을 1번이라고 했는데, 실제 정답은 3번이라고 *민지님께서 알려주셨다.
    1번의 경우, 이상적인 오피앰프에 대한 설명이므로 입력 임피던스가 무한대인 게 맞다. 즉 내가 설명을 써놓고도 바보같이 문제를 해석한 것이다.
    그런데, 3번도 논쟁의 여지가 있다고 생각한다. 들어가는 전류는 0인데 전류이득이 무한대가 아니란 말인가?부호가 -일 수도 있어서 그런가?잘 모르겠다.
    그 외에, 입력 저항이 ‘0’이니까라고 잘못되어 있는 부분을 발견해서 ‘무한대’로 수정했다.
  • 다이오드에 대한 문제이다. 쇼트키 다이오드가 아닌 이상, 순방향 바이어스를 걸면 양 역의 majority carrier(양공 또는 정공/전자) 모두 낮아진 전압 장벽을 넘어서서 맞은편으로 이동한다.
    그리고, 역방향 바이어스가 증가하면 전압 밸런스를 위해 공핍영역의 양이온과 음이온의 개수가 많아지므로 공핍영역 내에 존재하는 전기력선의 수가 증가하고, 전기력선의 밀도가 바로 전계이므로 전계는 강해진다.
    순방향의 경우는 반대로 생각하면 되고, 이는 이온 숫자의 감소를 뜻하므로 공핍영역의 폭은 좁아질 것이다.
    결국 남는 건 3번인데, 이 문항은 직관적인 해석이 쉽지 않은 걸로 알고 있다. 막 루트도 나오고…
  • 먼저 네거티브 피드백이 걸려있으므로 opamp의 -와 +의 전압은 같을 것임을 생각하자.
    다음으로, 구하기 쉬운 +쪽부터 구해보자. 전압 분배에 따라 2*(2/(2+2))=1 V가 +쪽 입력에 걸릴 것이고, 이 전압은 -쪽 입력에도 똑같이 걸릴 것이다.
    그럼 위쪽 2 kOhm 저항을 흐르는 전류는 (2-1)/2=0.5 mA이고, 이 전류는 4 kOhm 이외에는 흐를 곳이 없으므로 4 kOhm 저항 양단의 전압 강하는 4*0.5=2 V이다.
    전류의 이동방향을 고려하면 Vout쪽이 더 낮을 것이므로, Vout=1-2=-1 V이다.
  • VBE=0.7 V이므로 베이스의 전압은 0+0.7=0.7 V이다.
    RB를 통해서 베이스로 들어가는 전류를 구해보면 iB=(2.7-0.7)/100 = 1/50 mA이다.
    DC에서 전류 이득 beta이 100이므로, 콜렉터 전류 iC=beta*iB=100*1/50=2 mA이다.
    이 전류는 5 V 전압원에서 출발해서 RC를 통해서 내려온 것이므로, 콜렉터 전압을 구하면 5-1.5*2=2 V이고, 이미터 전압은 0이므로 2-0=2 V가 답이다.
  • 발진은 잘 모르지만 대충 생각해보면, 일단 초기에는 노이즈라든가 뭔가가 있어서 시작은 되어야 할 것이다.
    또한, positive feedback이 되어야 하므로 루프 이득은 1이고, 부호는 +가 되어야 하므로 위상 변이는 0이 되어야 할 것이다.
    3번은 잘 모르겠다 ㅎ 왜 우리학교는 발진을 안 가르치는 걸까.
    3번은 맞다.
    4번이 틀렸다. 발진 파형의 크기가 아니라 주파수의 안정성을 나타낸다.
  • enhancement란 것은 작동하기 위해서는(즉 turn on 상태가 되기 위해서는) 전압이 가해져야 하는 MOS를 말한다.
    일단 위에서 보면 소스와 드레인이 n+타입이므로, 채널을 지나다니는 캐리어는 전자이다. 따라서 n채널(전자는 음의 전하량이니까) NMOS가 맞다.
    그리고 ‘소스’란 이름은 말 그대로 캐리어의 근원인데, 여기서 캐리어는 전자이고, 전자는 소스->드레인 방향으로 움직일 것이다.
    (드레인은 배수관이란 뜻이므로, 캐리어들이 빠져나가는 곳이다.)
    따라서, 쉽게 생각해서, 일단 게이트 밑으로 전자가 올 수 있어야 하므로, 게이트에는 +전압이 가해져서 전자가 끌어당겨져야 할 것이므로 소스보다 전위가 높을 것이다.
    그리고 전자가 드레인으로 가기 위해선 마찬가지로 드레인에 +전압이 가해져야 할 것이다.
  • 일단, 트랜지스터의 기호와 위치로 봐선 NMOS이다. 그리고 A나 B 둘 중 하나가 1이면, 소스-드레인이 쇼트되어서 Vout=0이 될 것이다. 그러므로 Not(A or B)=NOR 게이트이다.
  • JFET은 따로 배운 적이 없어서 위키피디아를 보고 공부해야 했다.
    해설하기 전에, 트랜스컨덕턴스란 단어의 뜻을 살펴보자. ‘트랜스’란 상호의, 혹은 반대편의, 이런 뜻이 있다.(반대되는 단어로는 시스가 있는데, 이건 같은 쪽에 있단 뜻이다.) 그리고 컨덕턴스란 것은 전압을 걸었을 떄 얼마나 전류가 잘 흐르냐, 즉 저항의 반대 개념이다.
    그리고 전압이득이란 건 말 그대로 입력 전압 대비 출력 전압의 비율인데, 입력 전압을 걸어주었을 때 흐르는 전류에다가 출력 저항을 곱해주면 출력 전압이 나오므로, gain=gm*Rout임을 쉽게 알 수 있다.
    이들을 고려하면, 트랜스컨덕턴스란 것은 컨트롤하는 쪽(베이스나 게이트)에 전압을 걸어줬을 때, 실제 전류가 흐르는 길에서 전류가 얼마나 잘 흐르게 되느냐는 의미이다.
    이제 해설을 하자면, C1, C2, C3은 AC 커플링을 위한 것으로, AC해석에선 쇼트로 보면 된다. 그리고 DC 전압원은 AC적으로는 0(그라운드)이므로, 출력 저항은 4 kOhm과 16 kOhm이 병렬로 연결된 것이다.
    따라서 Rout=4*16/(4+16)=3.2 kOhm이다.
    gm=5000 uS이므로 gain=5000 uS*3.2 kOhm=16이다.
  • 반전 증폭기이다. 식의 부호가 -인 걸 보면 알 수 있다. 다음으로, C와 R이 병렬연결되어 있는데, R은 s도메인에서 그대로 R이고, C는 s도메인에선 1/sC이므로 이들을 병렬연결하면 R||1/sC=R/sC / (R+1/sC) = R/(1+sRC)이다.
    반전 증폭기의 식은 입력 쪽의 임피던스로 그 다음단의 임피던스를 나눈 것이므로, H(s)=R/(1+sRC) / Rin인데 Rin=R이므로 약분하면 H(s)=1/(1+sRC)이고, 대충 위아래에 5를 곱하면5/(5+5sRC)이다.
    주어진 식을 비교하면 5RC=1이고, R=100 kOhm이므로 C=1/(5R)인데 대충 2겠지 뭐
  • Y=A+B=A(B’+B)+B(A’+A)=AB’+A’B+AB+AB=AB’+A’B+AB인 걸 고려하자.
  • 직각삼각형의 삼각비 3:4:5=6:8:10을 생각하자. 가로(저항)이 8이고 세로(유도리액턴스)가 6인 경우다. 전체 임피던스 크기는 대각선인 10이고, 역률은 저항성분/전체 임피던스니까 8/10=0.8이다.
    다음으로, (실효)전압 10V가 전체 임피던스 10옴에 걸리니까 전류는 1A가 걸릴 것이고, 유효전력은 저항이 먹는 전력이니까 I^2*R=1*1*8=8 W이다.
  • D플립플롭의 특징은 D로 들어오는 게 그대로 Q로 출력된다는 것이다.
    첫 번째를 보면 상승 에지(1)가 들어올 때마다 0과 1이 반복되는 신호가 Q로 출력되니 출력 신호의 주파수는 절반이다. 마찬가지 논리를 두번째, 세번째에 적용하면 주파수는 1/8배로 떨어짐을 알 수 있다.
  • 출력되는 파형이 음일 리가 있을까?
    그리고 정류를 시키면 절대로 주파수가 낮아질 리가 없다. 왜냐면, 반파 정류를 한다고 하면 주기(주파수)는 입력과 같을 것이고, 전파정류를 하면 주기는 절댓값 씌운 것과 마찬가지니까 주파수는 2배가 되기 때문이다.
    그리고 입력이 출력으로 전달될 길이 2개이기 때문에 입력이 +일 때와 -일 때 모두 정류되므로 full wave rectifier이다.
    그리고 커패시터의 역할은 AC에 대해선 작은 임피던스를 갖는 것으로, AC 신호(리플)을 그라운드로 보내준다. 따라서 파형 변동이 작아진다.
  • 쉽게 생각할 방법이 있나 했지만, 잘 모르겠다. 그냥 풀자. 오른쪽 10 저항을 위에서 아래로 타고 내려오는 전류를 i라고 하면 이 전류는 위쪽 저항의 왼쪽에서 오른쪽으로 흐를 것이다.
    이들로부터 식을 세우면 Vout=10*i+5, i=(10-Vout)/10이고 풀면 답 나오겠지.
  • 시불변이니까 당연히 시간에 상관 없을 것이다.
    그리고 시간 영역에선 한 전달함수의 출력이 다음 전달함수의 입력으로 연결되면 콘볼루션으로 합성되어야 한다.
    나머지는 뭐…시불변과 선형성만 알면 당연한 소리다.
  • 일단 C는 AC에 대해서는 임피던스가 작아지고 DC에 대해서는 양쪽을 분리하는 역할을 한다.(=직류 차단)
    그리고, 난 이런 변조회로는 잘 모르지만 오디오가 들어감에 따라서 출력이 왠지 비례적으로 움직일 것 같다. 따라서 AM일듯?
    =================================================================다시 생각해 봤는데, 트랜지스터의 출력은 비선형적이고, 캐리어를 c(t), 메시지를 m(t)라 하면, 이 둘의 차 c(t)-m(t)가 1차 2차 3차 4차…이런 식으로 나타나기 때문에, 둘의 곱이 나타난다. 이 때 3차 이상의 고차항을 무시해버리면 c(t)m(t) 항이 나타난다. 따라서 AM인 것 같다.
  • 반도체 싫다. 자세한 설명이 들어오면 그 때에 해설해야지
  • 일단 앞에 s가 붙었단 것은 미분이 한번 가해졌단 뜻이다.(e^st를 t에 대해 미분하면 se^st니까 앞에 s가 붙는다.)
    그리고 e^sT=e^(-s)는 T=1만큼 오른쪽으로 이동한단 뜻이다. 왜냐면 e^st 대신 e^s(t+T)로 변환을 하게 되는데, 이는 원래함수의 t를 t-T로 바꾸는 것과 마찬가지이기 때문이다.
    이를 고려하면, 주어진 함수를 1번 미분하고, 오른쪽으로 1만큼 이동시킨 게 답이다.
  • 초기 Vout=10이라고 했으니, 초기에 +쪽 입력은 10*(10/(10+30))=2.5 V일 것이다.
    따라서 -쪽 입력이 2.5보다 크냐 작냐에 따라서 출력이 +10과 -10을 오가는 비교기임을 알 수 있다.
    주어진 신호를 보면 2.5 ms가 되는 순간부터 -에 가해지는 전압이 2.5 V를 넘으므로, 그 전까지는 +10 V를 출력하다가 그 후로는 -10을 출력할 것이다.
  • ㄱ을 보면 Y=AB’+A’B이므로 A XOR B이다.
    나머지들을 보면 다 한 게이트에 똑같은 입력들을 넣어주는 것들을 볼 수 있고, 출력에 버블이 있으므로 NOT 게이트들임을 알 수 있다. 뭐 그러니…잘 구해보자

댓글 남기기

이메일은 공개되지 않습니다. 필수 입력창은 * 로 표시되어 있습니다